摩尔芯闻 > 行业新闻 > 半导体 > 台积电3nm计划将公布,芯片内部导线将用钴取代铜制程?

台积电3nm计划将公布,芯片内部导线将用钴取代铜制程?

经济日报 ·2017-05-19 08:56·半导体行业观察
阅读:1863

来源:内容来自经济日报 ,谢谢。

台积电一年一度的技术论坛订下周四(25)日在新竹登场,在美商应材公司材料技术获致重大突破下,预估台积电5nm制程量产蓝图将更加确定,预料论坛中将揭露5nm量产时程,也将成为全球第一个对外宣布提供5nm代工服务的晶圆厂。


台积电供应键透露,今年台积电技术论坛将由共同执行长暨总经理魏哲家担纲主持,除揭示台积电引以为傲的7nm即将于今年底进行投片量产外,也将确立5纳米制程试产和量产时程;同时也会针对市场瞩目的3nm设厂地点,提出进一步的说明。


应材昨(17)日宣布成功运用钴金属材料取代铜,作为半导体先进制程中进行沉积制程的关键材料,且获致导电性更佳和功耗更低、让芯片体积更小等重大突破,让摩尔定律得以延伸推进到7纳米,甚至到5纳米和3纳米,预料将使台积电等晶圆制程厂7纳米量产脚步加速。


美商应材研发人员昨专程来台宣布这项重要材料创新技术,也意谓应材在半导体先进制程设备和材料运用,持续扮演领先地位,并透露包括台积电等晶圆制造厂将先进制程推进至7纳米以下的商业化脚步,更向前迈进一大步。


应材表示,目前各大晶圆制程厂已导入在7纳米制程采用这项新的材料革新,如果成效良好,不排除可能在7纳米就可以看到导入钴金属取代铜制程技术变革。


应材表示,当半导体金属沉积制程进入7纳米以下的技术节点时,链接芯片中数10亿个晶体管的导线电路渐渐成为技术瓶颈。 一方面要扩增芯片上晶体管的数量,一方面追求系统整合芯片封装,缩小导线进而增加晶体管密度是必然的趋势。


但应材强调,当导线的截面积减少,导电区域的体积也减少,这会造成电阻增加,阻碍最佳效能的实现。 这种阻容迟滞有赖以创新突破技术瓶颈,包括在阻障层、内衬层微缩制程,以及运用新的材料,以利在更狭小的空间中改善导电特性。


应材强调,为了解决导线的电阻问题,用新的钴取代传统的铜,并运用多年累积的沉积制程技术,同时将物理气相沉积、化学气相沉积和原子层三种不同沉积制程技术,整合在同一设备平台上,运用单一整合程序,制造复杂的薄膜堆栈结构


应材指出,以钴取代传统铜进行沉积制程的关键材料,已获致传导性更快且功耗更低等优越性能,同时大幅节省芯片体积,芯片效能更快、体积更大。


今天是《半导体行业观察》为您分享的第1282期内容,欢迎关注。

R

eading

推荐阅读(点击文章标题,直接阅读)

模拟技术的困境

SIA重磅报告(中):半导体未来的机会

SIA重磅报告:半导体未来的机会(上)


关注微信公众号 半导体行业观察 ,后台回复关键词获取更多内容

回复 A股 ,看《A股知名芯片公司盘点,你更看好哪家?》

回复 CPU ,看《CPU制造全过程,一堆沙子的艺术之旅》

回复 挣钱 ,看《最会挣苹果钱的中国半导体公司》

回复 IGBT ,看《中国IGBT真的逆袭了吗?》

回复 禁运 ,看《对中国禁运的那些先进设备和技术》

回复 打破垄断 ,看《中国半导体在三个领域打破了国外垄断 》

回复 产业链 ,看《半导体产业链最全梳理,建议收藏》

回复 泪流满面 ,看《二十个让IC工程师泪流满面的瞬间》



【关于转载】:转载仅限全文转载并完整保留文章标题及内容,不得删改、添加内容绕开原创保护,且文章开头必须注明:转自“半导体行业观察icbank”微信公众号。谢谢合作!

【关于征稿】:欢迎半导体精英投稿(包括翻译、整理),一经录用将署名刊登,红包重谢!签约成为专栏专家更有千元稿费!来稿邮件请在标题标明“投稿”,并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号 MooreRen001或发邮件到 jyzhang@moore.ren

分享到:
微信 新浪微博 QQ空间 LinkedIn

上一篇:从手机到人工智能,ARM重新诠释改变人类的新运算

下一篇:华为麒麟970芯片曝光,秒杀骁龙835?

打开摩尔直播,更多新闻内容
半导体大咖直播分享高清观看
立即下载