摩尔芯闻 > 行业新闻 > 半导体 > 光罩太贵,联发科将暂停7nm芯片研发

光罩太贵,联发科将暂停7nm芯片研发

钜亨网 ·2017-09-06 09:09·半导体行业观察
阅读:5522

来源:内容来自 钜亨网,谢谢。


市场传出,为降低成本,联发科明年新芯片高阶制程开发计画有所变动,将暂缓7纳米制程进度,最高阶只到12纳米,并以16纳米为主。联发科明年主力芯片订价是否能优于对手高通,仍有待密切观察。


联发科一向不对产品进度与客户事宜评论。据悉,联发科明年第1 季将推2 款P 系列新芯片,代号为P40 与P60,采12 纳米制程生产。就明年全年开案进度而言,联发科新芯片都将集中在中低阶芯片,高阶芯片及采先进制程生产产品,进度反而暂缓,其中,7 纳米至目前为止都没有任何新开案进度。


业界传出,联发科为节省先进制程高昂的光罩费用,明年新芯片都将以16 纳米为主要投产制程,借此降低成本,挤出更多潜在获利,也符合共同执行长蔡力行过去习换降低成本减少研发支出的作风。


据了解,联发科内部定调,明年先进制程芯片,最高只用到台积电12 纳米制程,同时联发科将持续分散晶圆代工来源,将部分芯片持续转交联电生产,以寻求较好的利润空间。


业界解读,这是蔡力行上任后,在樽节成本上的明显作为,虽然蔡力行未大刀阔斧樽节人力成本支出,但在研发与新芯片开发进度上,明显开始缩手。蔡力行先前股东会后也曾说过,不具优势的产品就会减少投资,专注在有获利空间的产品上,从到目前为止,联发科未有任何7 纳米制程产品就可窥知此策略方向。


联发科日前发表P23 与P30 芯片,预计第4 季出货,2 颗芯片都采用16 纳米制程生产,由于台积电代工价格仍比三星高,导致联发科订价空间遭劲敌高通挤压。不过,相较之下,联发科采16 纳米制程生产芯片,良率较高,对整体获利仍可望带来助益。


至于明年第1 季上市的P40 与P70 芯片,联发科都将采用12 纳米生产,目标是要争取OPPO R 系列新机订单,抢攻明年中阶市场。据悉, P40 芯片定价将落在15 至16 美元,对应到高通S640 芯片。市场人士指出,若明年P40 与P70 芯片销售缴出佳绩,联发科12 纳米生产的比重才会显著增加。



为什么联发科在7nm那么慎重

先进工艺制程成本的变化是一个有些争议的问题。成本问题是一个复杂的问题,有许多因素会影响半导体制程成本。本文将讨论关于半导体制程的种种因素以及预期。


影响半导体工艺制程成本的第一个因素是晶圆成本。


毫无疑问,晶圆成本在不断上升。制程的金属层数随着工艺的演进不断上升,在130nm时典型的制程有六层金属,而到了5nm节点则预期至少会有14层金属。


从90nm节点开始开始引入应力技术以继续增强晶体管的性能,这也会增加制程的成本。从45nm到28nm节点,半导体制程引入了high-k栅技术以增强性能。


另一个变化是晶体管阈值电压数目的变化。在130nm节点,晶体管只有两种阈值(常规阈值RVT管与低阈值LVT管),而到了16nm之后,有了多达五种阈值(超高阈值UHVT,高阈值HVT,常规阈值RVT,低阈值LVT与超低阈值ULVT)。这是因为,从40nm到16/14nm FinFET,短沟道效应越来越明显,为了控制漏电流必须引入多种阈值的器件。显然,这也会增加掩膜成本。


在先进半导体制程中,还会引入新的技术,如在16/14nm节点引入的FinFET技术,在5nm引入的堆叠横向纳米线(stacked horizontal nanowire )技术。



上图显示了不同工艺节点用到的技术,据此不同的工艺节点用到的掩膜层数如下图所示:



从20nm节点开始,为了使用传统光刻技术实现更小的特征尺寸,半导体制程引入了多重pattern技术。光刻机在28nm的时候只需要一次的光刻曝光就可以实现了。


但到了22nm/20nm,单次曝光有时候就不能给临界层提供足够的分辨率。芯片制造商就通过多重pattern的方式解决问题。这也就是增加了一个简单的两步流程。这当中的主要的挑战就是刻这些细线图案。


为了达到目标,芯片制造商只好使用双重pattern技术。在这个步骤里会需要两次光刻和刻蚀步骤去确定一个单层。使用这种双重pattern技术,可以减小30%的pitch,而三重pattern则需要三次曝光,也就是需要三次刻蚀步骤。


除此之外,业界在10nm和7nm还会碰到其他问题。在45nm和40nm的时候,设计的时候需要用到40层光罩,而到了14nm和10nm,光罩的需求量则上升到60层。“如果没有EUV,只是靠沉浸式去实现三倍甚至四倍pattern,那么我们认为在7nm的时候,光罩数量会上升到80到85层之间”。三星的晶圆制造资深主管Kelvin Low表示。


光罩层数的增加,也就代表着成本的水涨船高。同时覆盖物也将会成为Fab的灾难。覆盖物需要把光罩层有秩序的精确地放置在彼此的身上。而随着mask的增加,覆盖层也就会成为噩梦。如果没对齐,覆盖层问题就够你喝一壶了。


另外,现在做一层光罩需要1到1.5天,在7nm的时候使用多重pattern,那就需要差不多五个月的时间才能做好晶圆。这就意味着如果继续使用多重pattern,会导致晶圆成本高到无法接受。


除了多重pattern之外,另一种新的光刻技术是EUV。然而,EUV的掩膜制造也十分困难。EUV掩膜在很多方面与传统193nm光刻的掩膜不一样。因为它有很大的改变,对于每个产品的特性或者功能,在供应链中会产生很大影响,其中包括光刻胶、掩膜及中间掩膜,也涉及制造设备,如采用电子束写入设备以及软件


在5纳米时,掩膜的写入时间是最大的挑战。因为今天的单电子束写入设备在做复杂图形时的出货不够快,费时太久。从己经出炉的报告来看,由于技术原因,设备的研发用了比预期长得多的时间。事实上,任何突破性的创新技术从研发到成功,再达到量产水平,都是如此。


另外,即使使用EUV,多重pattern也是必须的。只有在真正的关键层才需要采用EUV,而其他层仍然用多重pattern。可以说,在未来这样的混合模式光刻是趋势。


而且,当EUV延伸至7纳米以下时,作为一种提高光刻机放大倍率的方法,需要大数值孔径的镜头(NA),为此ASML已经开发了一种变形镜头。它的两轴EUV镜头在扫描模式下能支持8倍放大,而在其他模式下也有4倍,因此NA要达0.5至0.6。


由此带来的问题是EUV光刻机的吞吐量矛盾,它的曝光硅片仅为全场尺寸的一半,与今天EUV光刻机能进行全场尺寸的曝光不一样。最新 EUV 机器的价格超过 1 亿欧元,是现有常规 193nm 光刻机价格的二倍多。


特征尺寸缩小最大的动力就是大规模ASIC中数字门尺寸缩小,从而在相同的芯片面积上可以放下更多的性能更好的标准单元。最终ASIC的成本应当同时考虑晶圆的成本以及门单元的密度。


数字门单元的尺寸在横向上决定于多晶硅以及多晶硅通孔的间距,而在纵向上则等于金属间最小间距乘以track数目。Track数越小,门尺寸越小,但是布线也越困难。


晶圆成本,数字门密度与数字门成本如下图左所示。在130nm到65nm之间,晶圆成本上升的速度较慢,此后在40nm到20nm之间,晶圆成本上升由于加入了更多阈值电压的晶体管而加快上升。在20nm之后,晶圆成本上升速度再次加快,这次是因为多重pattern。


数字门密度如下图中所示,密度以指数趋势上升,该趋势与摩尔定律相符。单位数字门成本如下图右所示,可见从130nm到20nm节点之间单位门成本下降较快,但是20nm之后单位门成本下降速度减缓。


目前芯片设计都有严格的功耗指标。随着门单元密度随指数上升,单位面积的功率密度也随指数上升,但是芯片散热能力上升却没这么快。为了解决散热问题,在芯片上出现了Dark Silicon,即芯片上部分晶体管在大多数时候是不上电的,仅仅在用到的时候才会启动。


这些Dark Silicon面积包括各类加速器,举例来说手机SoC里面的视频编解码模块的电源在不播放视频的时候是关掉的。这些Dark Silicon在大部分时间是不起作用的,从另一个角度说Dark Silicon也增加了芯片的成本。



在先进工艺设计成本可谓是一飞冲天。这就导致了在先进工艺下,芯片出货量需要非常大才能抵消NRE成本。如今,越来越少的设计可以满足如此大的出货量,因此很多设计出于经济上的考量不再使用最先进的工艺。


尽管先进工艺的晶圆成本不断攀升,门单元的成本却能够保持下降。然而,过高的设计成本却成了一个问题,只有出货量非常大的芯片才有机会使用最新工艺


竞争对手7nm板上钉钉,高端市场无法竞争?

在联发科做出这个决定的时候,其竞争对手则在如火如荼推进7nm新旗舰打造。


高通的下一代骁龙处理器是许多关心手机的厂商瞩目的焦点,也接连陆续有一些爆料以及想像。只是,最新的一则消息来源则有点让人意外,爆料者来自于高通自家,只是出处却是来自于苹果与高通的专利战之上,有人发现高通提供的其中一则文件,披露了高通下一代旗舰级处理器骁龙845的存在。


随着高通向美国国际贸易委员会(ITC)提起诉,要求禁止苹果iPhone 输美,高通在提出的一份文件中,所列出的相关专利的芯片组,也让明年高阶款旗舰处理器Snapdragon 845曝光。


根据目前的消息,高通下一代旗舰骁龙845会采用台积电的7nm工艺制程,不过也不排除它会继续采用三星的技术。架构上,骁龙845将继续沿用自主的8核心设计,4核A75+4核A55,GPU则会升级到Andreno 630。


至于华为,同样也披露了7nm的计划。


有网友在微博上爆料称,麒麟980处理器已经流片,虽然目前还没有更多的信息,但有消息称,可能采用7nm工艺和A75构架,至于供应链人士提到的图形处理有惊喜,则可能与传说中的华为自研GPU有关。


值得一提的是,消息人士还强调,首发麒麟980处理器的机型应该是P20,至于为什么不是P11,或许这是华为早就计划好的,之前他们已经申请了华为P20的注册商标。


不再满目追击领先,对联发科来说,也许是一件好事。


今天是《半导体行业观察》为您分享的第1387期内容,欢迎关注。

R

eading

推荐阅读(点击文章标题,直接阅读)

梁孟松抵达中芯国际,中国晶圆代工开启新时代

新博通成并购大赢家,教科书般的操作

Kirin970震撼世界,中国芯里程碑突破


关注微信公众号 半导体行业观察 ,后台回复关键词获取更多内容

回复 比亚迪 ,看《比亚迪的芯片布局,王传福的野心》

回复 长电科技 ,看《从江阴小厂到世界前三,长电科技一路狂奔》

回复 英特尔 ,看《四面楚歌,Intel还能重回巅峰吗?》

回复 全面屏 ,看《全面屏手机给供应链带来的挑战》

回复 芯片市场 ,看《又一个被中国厂商做死的芯片市场!》


回复 展会 ,看《2017最新半导体展会会议日历》

回复 投稿 ,看《如何成为“半导体行业观察”的一员 》

回复 搜索 ,还能轻松找到其他你感兴趣的文章!


摩尔邀请您加入精英微信群

你好,感谢长期对半导体行业观察的关注和支持!为了方便各位精英专家交流,我们组建了一些专业、微信交流群,欢迎你加入,我们还会邀请在摩尔直播App做过技术和行业分享的100+技术大牛入群和大家交流。加群方法: 长按二维码,加群主为好友,填写加群需求信息,拉你入群。(微信限制每天好友添加数量只有300人,请耐心等待)

地域群:

上海、深圳、北京、江苏.浙江、西安、武汉、成都.重庆、合肥、厦门.晋华、大连、台湾、新加坡、日本.韩国、美国、欧洲、摩尔直播学习群。


专业群:

模拟射频设计、EDA.IP、数字芯片设计、模拟混合信号设计、版图Layout、数字PR.验证晶圆制造Fab、设备EE、半导体材料、半导体设备、封装测试、半导体投资、市场销售、AE.FAE、嵌入式开发、实习交流、采购.IC代理、AI芯片

专业微信群规则:

1. 专业、高效交流,建议进群请修改群昵称,格式:公司或学校+职位或专业+中文或英文,请服从群主管理,如果多次违规会被请出交流群;

2. 原则上每人加不超过3个群,精彩讨论内容,群主会负责在不同群同步,既然加了群,请大家尽量置顶群,积极参与群讨论;

3. 群里聊天讨论仅限半导体专业内容,杜绝专业无关内容,特别是养生、拉票、微商等内容,严格禁止,为自己公司打广告以不引起群友反感为限;

分享到:
微信 新浪微博 QQ空间 LinkedIn

上一篇:【年会邀请】传感器产业创新大会 2017 ——暨中国传感器与物联网产业联盟年会

下一篇:Micro LED 前景看好,2025 年或狂飙654 倍

打开摩尔直播,更多新闻内容
半导体大咖直播分享高清观看
立即下载