摩尔芯闻 > 行业新闻 > 半导体 > DRAM挑战极限,3D DRAM有望接棒

DRAM挑战极限,3D DRAM有望接棒

半导体行业观察 ·2022-07-07 09:41·半导体行业观察
阅读:2194

来源:内容由半导体行业观察(ID:icban k) 编译自 Yole 谢谢

尽管大流行和贸易战紧张,DRAM 市场在 2020 年(收入增长 7%)和 2021 年(收入增长 41%)全年都在增长。大多数细分市场的生产受限和需求强劲增长是 DRAM 业务繁荣的关键因素。按收入计算,DRAM 仍然是最大的内存细分市场:2021 年,它达到了 940亿美元,占整个独立内存市场的 56% 以上。



在半导体短缺和各种全球挑战下,DRAM 预计将在 2022 年继续增长,年增长率约为 25%。这还不是全部,因为 DRAM 将在长期内继续扩张,并有望在 2027 年增长到超过1500亿美元,2021-2027 年的复合年增长率为 9%。但是,周期性仍将存在。


DRAM 是一个高度集中的市场,三星(韩国)、SK 海力士(韩国)和美光(美国)这三个主要参与者共同占据了整个市场的 93% 以上。中国台湾公司(南亚、华邦、力晶)合计占据近 5% 的市场份额。来自中国大陆的新兴 DRAM 厂商CXMT也一直在年销售 DRAM 产品,他们的目标是针对客户端 PC 和消费应用的中国国内市场。



Yole SystemPlus 最近通过对尖端 LPDDR5 内存的广泛分析揭示了竞争技术的格局。他们指出,伴随着改进的电源管理以及小型晶体管工艺技术而提高的性能和效率,可以减少智能手机的电池消耗。报道指出,LPDDR5 器件的速度达到 6,400Mbps,几乎是上一代低功耗 DRAM 存储器的 1.5 倍。LPDDR5 封装通常与片上系统处理器配对,安装在片上系统 (SoC) 封装上,以与智能手机处理器建立直接和快速的通信。SK hynix 的 LPDDR5 8Gb 裸片是使用 1y 技术节点生产的,美光的 12Gb 裸片也是如此,而美光的 16Gb 裸片是使用 1Dz 技术节点制造的。



三星使用 1Dz 技术节点制造其 16Gb 裸片,与竞争对手相比,裸片密度有所提高。随着每个节点的进步,DRAM 单元尺寸的缩放变得越来越复杂;因此,三星通过采用 EUV 光刻技术来缩小 DRAM 单元,同时减少图案化步骤,从而使其制造工艺与众不同。


与美光和 SK hynix 的 LPDDR5 内存相比,三星使用的 LPDDR5 1Dz 单元设计具有很强的竞争力,因为三星生产的内存单元比其竞争对手相对更小。较小的 DRAM 单元会产生更密集的内存裸片,这可能会导致内存裸片尺寸减小,而不会影响裸片容量。芯片微缩对于提高生产力很重要,并且是大批量制造所必需的,以满足对低功耗 DRAM 内存的需求,同时减少智能手机板上的内存封装占用空间。


据估计,三星每 300 毫米晶圆生产超过 2,000GB 的 1Dz LPDDR5。三星尖端的 LPDDR5 工艺结合了单元微缩和 EUV 光刻工艺,从而实现了更密集的内存和更少的制造步骤,从而保持了成本竞争力。


“DRAM 的未来是 DRAM”


DRAM 可扩展性预计将在几年前结束,但新的技术解决方案已实现第三代 10nm 级 (1z) 的开发,甚至可能更远。总体而言,DRAM 扩展非常具有挑战性,并且与过去相比正在放缓——无论是在位密度 (Gb/mm 2 ) 还是每比特成本 ($/Gb) 方面——但它一直在向前发展!尽管技术挑战不断增加,但 DRAM 将继续成为主力内存技术,因为新的技术解决方案(例如 EUV 光刻、混合键合和 3D DRAM)将实现持续的密度扩展和性能增长。



如今,人们一致认为平面缩放——即使是通过光刻 EUV 工艺——也不足以为整个未来十年提供所需的位密度改进。该行业迫切需要材料和架构的突破,以实现 DRAM 的进一步扩展,以降低成本、最小化功耗并提高速度。因此,单片 3D DRAM(相当于 3D NAND 的 DRAM)已经被主要设备供应商和领先的 DRAM 制造商考虑作为长期扩展的潜在解决方案。Yole 的分析师认为,这种新颖的 3D 技术可能会在 2029-2030 年期间进入市场。


处理器-内存接口也在迅速发展,以满足新兴数据密集型应用的需求:内存大小必须增加,内存和 CPU 之间的带宽也必须增加。各种接口和协议正在开发中,其中包括最近由 JEDEC(2022 年 1 月)发布的 HBM3 和作为“远存储器”互连而获得采用的 CXL。主要厂商(例如三星-赛灵思、SK 海力士)最近将新型内存处理技术引入市场,以克服所谓的“内存墙”。


总体而言,DRAM 内存生态系统中的主要公司正在探索各种不同的解决方案,我们相信技术挑战不会阻止 DRAM 的进步,尽管由于需要进一步的创新和投资而存在放缓的风险。


无电容IGZO,实现3D DRAM的候选者


当前在存储器市场,能和DRAM“分庭抗礼”的NAND Flash早在2015年就已步入3D堆叠,并开始朝着100+层堆叠过渡,然而DRAM市场却仍处于探索阶段,为了使3D DRAM能够早日普及并量产,各大厂商和研究院所也在努力寻找突破技术。


HBM(High Bandwidth Memory,高带宽存储器)技术可以说是DRAM从传统2D向立体3D发展的主要代表产品,开启了DRAM 3D化道路。它主要是通过硅通孔(Through Silicon Via, 简称“TSV”)技术进行芯片堆叠,以增加吞吐量并克服单一封装内带宽的限制,将数个DRAM裸片垂直堆叠,裸片之间用TVS技术连接。从技术角度看,HBM充分利用空间、缩小面积,正契合半导体行业小型化、集成化的发展趋势,并且突破了内存容量与带宽瓶颈,被视为新一代DRAM解决方案。


除了HBM外,研究者们也开始在无电容技术方面下功夫,试图借此解决目前的难题。其实关于无电容,早有Dynamic Flash Memory、VLT技术、Z-RAM等技术出现,但日前,美国和比利时的独立研究小组IMEC在2021 IEDM 上展示了一款全新的无电容器 DRAM,这种新型的DRAM基于 IGZO(indium-gallium-zinc-oxide)可以完全兼容 300mm BEOL (back-end-of-line),并具有>103s保留和无限 (>1011) 耐久性。


据介绍,这些结果是研究人员在为单个 IGZO 晶体管选择最佳集成方案后获得的,而这个最佳集成方案就是具有掩埋氧隧道和自对准接触的后栅极集成方案。使用这种架构后,IGZO TFT(thin-film transistors)的栅极长度可以缩小到前所未有的 14nm,同时仍然保持大于100s的保留。通过EOT(equivalent oxide thickness)缩放控制阈值电压 (Vt )、改善接触电阻和减小IGZO层厚度,可以进一步优化小栅极长度下的保持率。当后者的厚度减小到 5nm 时,甚至可以省略O2 中的氧隧道和退火步骤,从而大大简化了集成方法。


(a) 示意图和 (B) 具有氧隧道和 14nm 栅极长度的后栅极架构中单个 IGZO 晶体管的 TEM 图像


其实,在2020 IEDM上,imec就首次展示过这种无电容DRAM,并在当时掀起了一阵热议。2020年消息显示,当时这款DRAM包括两个IGZO-TFTs并且没有存储电容,而这种2T0C(2晶体管0电容)DRAM架构还有望克服经典1T1C)(1晶体管1电容)DRAM 密度缩放的关键障碍,即小单元中 Si 晶体管的大截止电流尺寸,以及存储电容器消耗的大面积。但在去年的“概念性”演示中,IGZO TFT 并未针对最大保留率进行优化,并且缺少对耐久性(即故障前的读/写循环次数)的评估。而今年这款无电容DRAM显然在去年的基础上进行了改进,保留率和耐久性都有了提高。


总的来说,今年新推出的新型DRAM 通过对基于 IGZO 的 DRAM架构和集成的改进,使2T0C DRAM 存储器具有>10 3保留、无限耐久性和栅极长度缩小至 14nm。更重要的是,这些突破性的成果都使得无电容IGZO-DRAM 成为实现高密度 3D DRAM 存储器的合适候选者。

*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。


今天是《半导体行业观察》为您分享的第3093内容,欢迎关注。

推荐阅读


英伟达这个芯片,依然难逢敌手

吉利也要自研手机芯片?

日本半导体正在追回失去的35年


半导体行业观察

半导体第一垂直媒体

实时 专业 原创 深度


识别二维码 ,回复下方关键词,阅读更多

晶圆|集成电路|设备 |汽车芯片|存储|台积电|AI|封装

回复 投稿 ,看《如何成为“半导体行业观察”的一员 》

回复 搜索 ,还能轻松找到其他你感兴趣的文章!

分享到:
微信 新浪微博 QQ空间 LinkedIn

上一篇:[原创] 晶圆厂成熟制程之争,前所未有的激烈

下一篇:迈向八英寸的SiC,我国差距没想象中大!

打开摩尔直播,更多新闻内容
半导体大咖直播分享高清观看
立即下载