摩尔芯闻 > 行业新闻 > 半导体 > 台积电推出晶圆堆叠生产方式、未来绘图芯片设计将可受惠

台积电推出晶圆堆叠生产方式、未来绘图芯片设计将可受惠

Atkinson ·2018-05-07 10:45·TechNews
阅读:1929
news66217-e1505795745264

日前,在美国加州 Santa Clara 举行的第 24 届年度技术研讨会上,台积电宣布推出晶圆堆叠 ( Wafer-on-Wafer,简称 WoW ) 的技术。借由这样的技术,未来绘图芯片业者包括英伟达 (Nvidia) 及AMD (AMD) 都将会受惠。另外,台积电还同时宣布与益华电脑 (Cadence) 合作,借由益华电脑的 EDA 软件与矽智财权,以未来生产 5 纳米或 7 纳米制程的移动芯片。

台积电表示,由于晶圆上的平面空间有限。因此,透过 WoW 技术可以透过硅通孔 (TSV) 互连,将多层逻辑运算单位以立体方式堆叠在一起,架构出高速、低延迟互连性能。而这样的生产方式早就运用在 DRAM 及 3D NAND Flash 等存储器的生产技术上,但是用在逻辑运算单元的量产上,却还是首次。

虽然,台积电提出 WoW 技术,但是制程的成熟度却在量产的过程中扮演着重要的角色。在目前 WoW 技术的良率还很低的情况下,在台积电未来前进到更先进制程技术之前,预计将在其成熟的 16 纳米或 10 纳米制程技术上进行初步推广。

不过,随着先进制程技术的成熟和良率的提高,未来绘图芯片制造商可以利用 WoW 技术,将两个或以上功能齐全的绘图芯片堆叠在一起,而不是使用两个的绘图芯片进行双系统的运算。如此不但能节省成本,而且还有体技更小、效能更佳、而且更加节省耗能的优点。

另外,在会议上,台积电还宣布了一款采用极紫外线 (EUV) 光刻技术的新 7 纳米 + 的制程,预计将在在 2019 年上半年量产,并且届时也有望开始 5 纳米制程的风险生产。

DSC_3170-e1516940676156

事实上,早在 2018 年 1月 份,台积电就开始投资超过新台币 7,000 亿元(约合1500亿人民币),在南科建设一座全新的 5 纳米 12 寸晶圆厂,预计将于 2020 年开始量产。至于,2018 年下半年开始,将可以期待透过 7 纳米制程所生产移动芯片、处理器和绘图芯片,借由他们比上一代产品更优异的性能和功率特性,为现代产品带来更突破性的发展与优势。

(首图来源:官网)

文章来源:https://technews.cn/2018/05/07/tsmc-wow/

分享到:
微信 新浪微博 QQ空间 LinkedIn

上一篇:菲律宾成亚洲之虎背后的幽暗阴影,2 千万人沦保鲜期 6 个月的免洗劳工

下一篇:Facebook 被爆特别小组可观看使用者资料,隐私通知有差别待遇

打开摩尔直播,更多新闻内容
半导体大咖直播分享高清观看
立即下载